ENGLISH 简体中文 日本語 한국어  

    Login | Register 


   
 
请输入关键词或器件型号    



MAX3624A
低抖动、精密时钟发生器,提供四路输出

具有亚皮秒级抖动指标的PLL时钟发生器,可理想替代晶振模块


  快速浏览     技术文档     定购信息     更多信息     所有内容  
状态
状况:生产中。

概述
完整的数据资料 (PDF, 396kB)
英文 下载数据资料(PDF)下载
The MAX3624A is a low-jitter precision clock generator optimized for networking applications. The device integrates a crystal oscillator and a phase-locked loop (PLL) clock multiplier to generate high-frequency clock outputs for Ethernet, Fibre Channel, SONET/SDH, and other networking applications.

Maxim's proprietary PLL design features ultra-low jitter (0.36psRMS) and excellent power-supply noise rejection, minimizing design risk for network equipment.

The MAX3624A has three LVPECL outputs and one LVCMOS output. Selectable output dividers and a selectable feedback divider allow a range of output frequencies.

关键特性   应用/使用
  • Crystal Oscillator Interface: 19.375MHz to 27MHz
  • CMOS Input: 19MHz to 40.5MHz
  • Output Frequencies
    • Ethernet: 62.5MHz, 125MHz, 156.25MHz, 312.5MHz
    • Fibre Channel: 106.25MHz, 159.375MHz, 212.5MHz, 318.5MHz
    • SONET/SDH: 77.76MHz, 155.52MHz, 311.04MHz
  • Low Jitter
    • 0.14psRMS (1.875MHz to 20MHz)
    • 0.36psRMS (12kHz to 20MHz)
  • Excellent Power-Supply Noise Rejection
  • No External Loop Filter Capacitor Required

 
  • 以太网网络设备
  • 光纤通道存储局域网
  • SONET/SDH网络

    图表
    MAX3624A:原理框图
    原理框图

    没有找到你需要的产品吗?
  • 应用工程师帮助选型,下个工作日回复
  • 参数搜索
  • 应用帮助
  •  快速浏览   技术文档   定购信息   更多信息  
     概述 
     关键特性 
     应用/使用 
     关键指标 
     图表 

     数据资料 
     应用笔记 
     设计指南 
     工程期刊 
     可靠性报告 
     软件/模型 
     评估板 

     价格与供货 
     样品 
     在线订购 
     封装信息 
     无铅信息 

     相关产品 
     注释、注解 
     评估板 

    参考文献: 19-5005; Rev. 0; 2009-10-27
    本页最后一次更新: 2009-10-28


            •         •         •     隐私权政策     •     法律声明

        © 2009 Maxim Integrated Products版权所有