快速浏览

技术文档

定购信息

更多信息

所有内容

状态

状况：生产中。

概述

完整的数据资料 (PDF, 2.5MB) 英文 下载 The MAX3638 is a highly flexible, precision phase-locked loop (PLL) clock generator optimized for the next generation of network equipment that demands low-jitter clock generation and distribution for robust high-speed data transmission. The device features subpicosecond jitter generation, excellent power-supply noise rejection, and pin-programmable LVDS/LVPECL output interfaces. The MAX3638 provides nine differential outputs and one LVCMOS output, divided into three banks. The frequency and output interface of each output bank can be individually programmed, making this device an ideal replacement for multiple crystal oscillators and clock distribution ICs on a system board, saving cost and space. This 3.3V IC is available in a 7mm x 7mm, 48-pin TQFN package and operates from -40°C to +85°C.

关键特性		应用/使用
Inputs Crystal Interface: 18MHz to 33.5MHz LVCMOS Input: 15MHz to 160MHz Differential Input: 15MHz to 350MHz Outputs LVCMOS Output: Up to 160MHz LVPECL/LVDS Outputs: Up to 800MHz Three Individual Output Banks Pin-Programmable Dividers Pin-Programmable Output Interface Wide VCO Tuning Range (3.83GHz to 4.025GHz) Low Phase Jitter 0.34psRMS (12kHz to 20MHz) 0.14psRMS (1.875MHz to 20MHz) Excellent Power-Supply Noise Rejection -40°C to +85°C Operating Temperature Range +3.3V Supply		DDR/QDR存储器 以太网交换机/路由器 PCIe®、网络处理器 无线基站

图表

功能框图

没有找到你需要的产品吗？

应用工程师帮助选型，下个工作日回复 参数搜索 应用帮助

快速浏览

技术文档

定购信息

更多信息

概述   关键特性   应用/使用   关键指标   图表

数据资料   应用笔记   设计指南   工程期刊   可靠性报告   软件/模型   评估板

价格与供货   样品   在线订购   封装信息   无铅信息

相关产品   注释、注解   评估板